# Lista de exercícios: ARM

* 1. Endereçamento com preindex com writebak atualiza o valor do registrador base (neste caso, r1) e carrega o valor que está na memória do valor atualizado:

r0=0x10101028, r1= 0x00000908

* 1. Endereçamento com preindex carrega o valor do endereço que está armazenado no registrador base adicionado pelo offset:

r0=0x20202010, r1= 0x00000904

* 1. Endereçamento com postindex carrega o valor do endereço que está armazenado no registrador base e atualiza seu valor:

r0=0x10101020, r1= 0x 0x0000090c

* 1. A segunda instrução modifica o bit Z da ULA para 1, logo a última instrução não executa: r4=2
  2. A segunda instrução modifica o bit Z da ULA para 1, a terceira e a última executam: r4=2
  3. Como existe apenas uma memória para dados e instrução, a instrução 4 sofrerá 2 stalls no fetch pois as instruções 1 e 2 estão no estágio de escrita em memória. A instrução 5 não executa pois o valor de r0 é maior do que o de r2.

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| # instr |  |  |  |  |  |  |  |  |  |  |  |
| 1 | F | D | E | M | W |  |  |  |  |  |  |
| 2 |  | F | D | E | M | W |  |  |  |  |  |
| 3 |  |  | F | D | E | M | W |  |  |  |  |
| 4 |  |  |  | - | - | F | D | E | M | W |  |
| 5 |  |  |  |  | - | - | F | D |  |  |  |

* 1. A instrução 4 não executa pois o valor de r0 é menor do que o de r2.

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| # instr |  |  |  |  |  |  |  |  |  |  |  |
| 1 | F | D | E | M | W |  |  |  |  |  |  |
| 2 |  | F | D | E | M | W |  |  |  |  |  |
| 3 |  |  | F | D | E | M | W |  |  |  |  |
| 4 |  |  |  | - | - | F | D |  |  |  |  |
| 5 |  |  |  |  | - | - | F | D | E | M | W |

* 1. Nem a instrução 4 nem a 5 executam pois r0=r2

|  |  |  |  |  |  |  |  |  |  |  |  |
| --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- | --- |
| # instr |  |  |  |  |  |  |  |  |  |  |  |
| 1 | F | D | E | M | W |  |  |  |  |  |  |
| 2 |  | F | D | E | M | W |  |  |  |  |  |
| 3 |  |  | F | D | E | M | W |  |  |  |  |
| 4 |  |  |  | - | - | F | D |  |  |  |  |
| 5 |  |  |  |  | - | - | F | D |  |  |  |